POWER1
 | Kildeløs: Denne artikkelen mangler kildehenvisninger, og opplysningene i den kan dermed være vanskelige å verifisere. Kildeløst materiale kan bli fjernet. Helt uten kilder. (10. okt. 2015) |
| POWER1 | |||
|---|---|---|---|
| Mikroprosessor | |||
 | |||
| POWER1 i en RS/6000 32H arbeidsstasjon | |||
| Produsert | 14. februar 1990 | ||
| Produsent | IBM | ||
| Klokkefrekvens | 20, 25 og 30 MHz | ||
| Arkitektur | RISC | ||
| Kjerne | 1 kjerne | ||
| Instruksjonsett | POWER | ||
POWER1 er en tidligere 32-biter RISC mikroprosessor som ble utviklet og produsert av IBM. Mikroprosessoren bestod av 8-10 separate integrerte kretser og ble lansert i London den 14. februar 1990 som den første implementasjon av arkitekturen IBM POWER. Før lanseringen av POWER2 i 1993 var den kjent som RISC System/6000 CPU og RS/6000 CPU.
POWER1 ble lansert sammen med tjenermaskinene og arbeidsstasjonene RISC System/6000 og versjon 3.1 av operativsystemet AIX. POWER1 hadde ikke støtte for multiprosessering, ettersom dette er vanskelig å realisere med mikroprosessorer fordelt på flere brikker. I modellen SP1 av IBM Scalable POWERparallel, forsøkte IBM å bøte på denne svakheten gjennom clustering som simulerte multiprosesserende systemer.
POWER1 ble lansert i klokkefrekvenser på 20, 25 og 30 MHz. To oppgraderinger kjørte i høyere hastigheter, noe som ble gjort mulig ved å ta i bruk mer avanserte halvlederprosesser. I 1991 lanserte IBM POWER1+, som kjørte i 25, 33 og 41 MHz. POWER1++ ble lansert den 23. oktober 1992 i hastigheter på 25, 33, 41.6, 45, 50 og 62.5 MHz.
Arkitektur
[rediger | rediger kilde]POWER1 er en 32-bit toveis superskalær mikroprosessor, bestående av tre utførende enheter:
- En heltallsenhet, kalt fixed-point unit (FXU)
- En branch predictor, kalt branch predictor unit (BPU)
- En desimaltallsenhet, kalt floating point unit (FPU)
Adressebussen er 32-bit, men den virtuelle adressebussen er 52-bit og tillater adressering av mer enn 4 Gigabyte hukommelse.
POWER1 er såkalt big-endian. Den benytter den såkalte Harvardarkitekturen, hvor hurtigminnet er oppdelt i separate deler for instruksjoner og data. Hurtigminnet for instruksjoner er 8 KB, er toveis assosiativt med 64 byte store linjer og er plassert på en egen brikke kalt I-cache Unit (ICU).
Også hurtigminnet for data er plassert på egne brikker. Det finnes to konfigurasjoner: I den såkalte RIOS.9 har dette hurtigminnet en størrelse på 32 KB, fordelt på fire brikker kalt D-cache Units (DCU), hver på 16 KB. I konfigurasjonen RIOS-1, er dette hurtigminnet 64 KB, fordelt på seks brikker. Hurtigminnet for data er fireveis assosiativt med 128 byte store linjer. Det benytter et såkalt store-back scheme, hvor data mellomlagres i hurtigminnet i stedet for i ekstern RAM for å redusere antall dataoverføringer.
POWER1 hadde ikke støtte for multiprosessering, ettersom dette er vanskelig å realisere med mikroprosessorer fordelt på flere brikker. IBM forsøkte å bøte på denne svakheten gjennom clustering, hvor datamaskiner fungerte som om de var multiprosesserende systemer. Dette konseptet ble realisert i modellen SP1 av IBM Scalable POWERparallel, som var basert på POWER1. Mikroprosessorer basert på POWER-arkitekturen fikk ikke støtte for multiprosessering før lanseringen av POWER3 i 1998.